T. KATAOKA

日本国特許庁 JAPAN PATENT OFFICE 10/18/01 Q6674**96**

別紙添付の書類に記載されている事項は下記の出願書類に記載されまいる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年10月31日

出 願 番 号

Application Number:

特願2000-337274

出 願 人
Applicant(s):

エヌイーシービューテクノロジー株式会社

CERTIFIED COPY OF

2001年 5月25日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

21110016

【提出日】

平成12年10月31日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 11/04

H04N 5/00

【発明者】

【住所又は居所】 東京都港区芝五丁目33番1号

エヌイーシービューテクノロジー株式会社内

【氏名】

片岡 亨

【特許出願人】

【識別番号】

300016765

【住所又は居所】

東京都港区芝五丁目33番1号

【氏名又は名称】

エヌイーシービューテクノロジー株式会社

【代理人】

【識別番号】

100084250

【弁理士】

【氏名又は名称】

丸山 隆夫

【電話番号】

03-3590-8902

【手数料の表示】

【予納台帳番号】

007250

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0008450

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 シリアル受信機を有する映像機器

【特許請求の範囲】

【請求項1】 シリアル受信機と、

メインクロックと、該メインクロックと位相が異なる差動クロックと、を前記シリアル受信機から入力された信号をもとに作成するPLL (Phase locked loop)回路と、

を有することを特徴とする映像機器。

【請求項2】 前記PLL回路は、前記シリアル受信機内に設けられたPL L回路とは独立したものであることを特徴とする請求項1記載の映像機器。

【請求項3】 前記PLL回路は、前記シリアル受信機の外部に設けられていることを特徴とする請求項1または2に記載の映像機器。

【請求項4】 前記信号は、水平同期信号であることを特徴とする請求項1 から3のいずれか1項に記載の映像機器。

【請求項5】 前記信号は、Oddクロック信号であることを特徴とする請求項1から3のいずれか1項に記載の映像機器。

【請求項6】 前記信号は、データイネーブル信号であり、

前記PLL回路は、該データイネーブル信号の水平同期信号成分から前記メインクロックと差動クロックとを作成することを特徴とする請求項1から3のいずれか1項に記載の映像機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、シリアル受信機を有する映像機器に関し、特に、高速シリアル受信機を有し、このシリアル受信機の後段の構成要素にメインクロック、差動クロックを供給可能な映像機器に関する。

[0002]

【従来の技術】

近年、シリアル受信機は、急速に高解像度化・高速化が進んでいる。例えば、

T. M. D. S (Transition minimized differential signaling) 規格のシリアル受信機には、ドットクロック 165MHz の伝送能力を有するものもある。このシリアル受信機では、1 クロックは、約6nsec となる。このような高速シリアル受信機では、一般的に、3nsec 以下のタイミング管理が求められる

[0003]

これに対して、従来のシリアル受信機を有する映像機器は、映像データ信号(QE {0-23} とQO {0-23})とOddクロックとのタイミングが合わない場合、遅延デバイスを設けてOddクロックを遅らせることでタイミングを合わせていた。

[0004]

【発明が解決しようとする課題】

しかしながら、上記従来技術によれば、遅延デバイス周囲の温度変化により、この遅延デバイスにドリフトが生じてしまうため、映像データ信号とOddクロックとのタイミングを最適なものにすることは極めて困難なものとなってしまう。すなわち、高精度のタイミング管理が求められているにもかかわらず、微妙な温度変化でタイミングがずれたものとなってしまう。

[0005]

また、この映像機器に種々の構成要素を加える場合、これらの構成要素毎に異なる位相のクロックを供給しなければならない場合がある。

[0006]

例えば、T.M.D.Sシリアル受信機が2ピクセルモードである場合には、 メインクロックでしか動作できない映像処理回路を使用することができない。す なわち、使用可能な構成要素が限定されてしまう。

[0007]

また、T. M. D. Sシリアル受信機が2ピクセルモードであって、差動クロックでしか動作できない映像処理回路を使用する場合には、インバータ等の回路によりOddクロックの極性を反転させ、この映像処理回路に最適なクロックを作成する必要がある。

2

しかし、インバータ回路などを映像機器に設けた場合、〇ddクロックの位相がずれてしまうため、映像データ信号とのタイミングを合わせることは、極めて困難なものとなってしまう。この場合も、要求されている高精度なタイミング調整を実現することはできなくなってしまう。

[0008]

本発明は、上記問題点に鑑みなされたものであり、メインクロックと、このメインクロックとは位相が異なる差動クロックと、を作成するPLL回路を有することで、シリアル受信機の後段の構成要素(回路等)に対し、Oddクロックと映像データ信号とのタイミングを任意に(最適に)設定することができる映像機器を提供することを目的とする。

[0009]

また、本発明は、PLL回路により上記メインクロックと差動クロックとを作成することで、温度変化によるドリフトなどが生じない、すなわち周辺環境に影響されないクロックをシリアル受信機の後段の構成要素に供給可能な映像機器を提供することを目的とする。

[0010]

【課題を解決するための手段】

かかる目的を達成するために、請求項1記載の映像機器の発明は、シリアル受信機と、シリアル受信機から入力された信号をもとに、メインクロックと、メインクロックと、メインクロックと位相が異なる差動クロックと、を作成するPLL (Phase locked I oop) 回路と、を有することを特徴とする。

[0011]

請求項2記載の発明は、請求項1の映像機器において、PLL回路は、シリアル受信機内に設けられたPLL回路とは独立したものであることを特徴とする。

[0012]

請求項3記載の発明は、請求項1または2の映像機器において、PLL回路は、シリアル受信機の外部に設けられていることを特徴とする。

[0013]

請求項4記載の発明は、請求項1から3のいずれか1の映像機器において、信 号は、水平同期信号であることを特徴とする。

[0014]

請求項5記載の発明は、請求項1から3のいずれか1の映像機器において、信号は、Oddクロック信号であることを特徴とする。

[0015]

請求項6記載の発明は、請求項1から3のいずれか1の映像機器において、信号は、データイネーブル信号であり、PLL回路は、データイネーブル信号の水平同期信号成分からメインクロックと差動クロックとを作成することを特徴とする。

[0016]

【発明の実施の形態】

以下、本発明の実施の形態を添付図面を参照しながら詳細に説明する。なお、 以下の説明は、本発明の一実施形態を示すものであり、本発明は、以下の説明に 限定されて解釈されるものではない。

[0017]

図1は、本発明に係る映像機器の内部構成例を示す図である。図1によれば、 映像機器20は、シリアル受信機21と、PLL回路22と、を有する。

シリアル受信機21は、映像機器10等のシリアル送信機11からシリアル伝送されてきたデータをデコードし、各信号を生成(再生)する。図1の例では、受信したシリアルデータをデコードし、映像データ信号(QO {0-23}とQE {0-23})、水平同期信号(HD)、垂直同期信号(VD)、データイネーブル信号(DE)、およびOddクロックを出力する。このデコード方法は、公知の方法を用いることができる。

[0018]

なお、シリアル受信機21としては、このように、シリアルデータをデコードし、各信号を出力することができるものであればどのようなものであってもよいが、例えば、T. M. D. S (Transition minimized differential signaling) 規格のシリアル受信機、LVDS (Low Voltage Differential Signaling) 規

格のシリアル受信機、GVIF (Giga-bit Video InterFace) 規格のシリアル受信機、SMPTE (Society of Motion Picture and Television Engineers;米国映画テレビ技術者協会)の292M規格のシリアル受信機、259M Level C規格のシリアル受信機などを用いることができる。

[0019]

PLL (Phase locked loop) 回路 2 2 は、シリアル受信機 2 1 より入力された信号から、メインクロックと、このメインクロックとは位相が異なる差動クロックとを作成する。なお、PLL回路 2 2 は、公知の PLL処理によりクロックを作成することができる。

[0020]

この信号は、PLL回路22がPLL処理によりメインクロックを作成することができるものであればよく、例えば、水平同期信号(HD)、Oddクロック、およびデータイネーブル(DE)のいずれか1の信号を用いることができる。なお、データイネーブル信号を用いる場合には、PLL回路22は、この信号から水平同期信号成分を取りだし、この水平同期信号成分からメインクロックを作成すればよい。

[0021]

PLL回路22は、前記したように、メインクロックと差動クロックとを作成するものであればよいが、シリアル受信機21内部のPLL回路とは別の回路であることが好ましい。すなわち、シリアル受信機21内部のPLL回路とは独立した回路とすることで、利用者は、PLL回路22の設定のみを変更すれば、メインクロックと差動クロックとの位相差の設定を変更することが可能となる。

[0022]

また、PLL回路22は、好ましくはシリアル受信機21の外部に設けられる。このように外部に設けることで、PLL回路22の保守・点検・設定変更は、より容易なものとなる。

以下、T.M.D.S規格の映像機器を例に説明する。

[0023]

図2は、本発明の一実施例としてのT. M. D. S規格のシリアル受信機41

を有し、PLL回路42をシリアル受信機41の外部に独立に設けた映像機器4 0の内部構成ブロック図を示す。

図2によれば、映像機器40は、シリアル受信機41と、PLL回路42と、映像処理回路(AISC)と、映像デバイス駆動回路44と、映像デバイス45と、を有する。

[0024]

シリアル受信機41は、映像機器30のシリアル送信機31で作成されたシリアルデータをデコードし、映像データ信号(QE {0-23}とQO {0-23})、Oddクロック(OddCLK)、データイネーブル(DE)信号、水平同期信号(HD)、および垂直同期信号(VD)を出力する。

[0025]

PLL回路42は、シリアル受信機41から、Oddクロック、または水平同期信号が入力される。なお、前記したように、PLL回路42に入力される信号は、PLL処理によりメインクロックを作成可能な信号であればよく、例えば、水平同期信号成分を取りだし可能なデータイネーブル信号が入力されるようにしてもよい。

[0026]

PLL回路42は、シリアル受信機41から入力された信号をPLL処理することで、メインクロック(MainCLK)と、このメインクロックと位相が異なる差動クロック(差動CLK)と、を作成する。

[0027]

すなわち、PLL回路42からは、水平同期信号またはOddクロックに同期したメインクロックが出力される。例えば、UXGA60Hz時には、165MHzのメインクロックと、このメインクロックに対して±82.5MHzの差動クロックとが出力される。

[0028]

利用者は、PLL回路42の設定を変えることで、上記メインクロック、および差動クロックと、Oddクロックとの位相を任意に変更することができる。従って、映像処理回路43や映像デバイス駆動回路44や映像デバイス45など、

シリアル受信機41の後段の構成要素に対して、任意の(最適な)クロックを提供することが可能となる。

[0029]

図3、図4は、PLL回路42のPLL処理の様子を説明するためのタイミング・ダイアグラム図である。

図3は、シリアル受信機41でデコードされた映像データ信号(QE $\{0-23\}$ 、QO $\{0-23\}$)とOddクロックのセットアップホールド時間の立ち上がり立ち下がり時間を示す。

図4は、PLL回路42が出力するメインクロック、および差動クロックと、Oddクロックとのタイミングを示す。

[0030]

図3、図4に示すように、PLL回路42は、OddクロックにPLL処理を施すことで、このOddクロックと位相差aで同期したメインクロックや差動クロックを出力することができる。

利用者は、この位相差 a の設定を変更することで、シリアル受信機 4 1 の後段の回路、例えば映像処理回路 4 3 に最適な映像データ信号(Q E $\{0-23\}$ 、Q O $\{0-23\}$)のタイミングを設定することが可能となる。

また、このようにPLL回路を用いることで、温度変化による影響を受けない クロックを供給することが可能となる。

[0031]

なお、図3からも分かるように、PLL回路42が用いる信号は、Oddクロックと同期した信号であればよい。

[0032]

【発明の効果】

以上の説明から明らかなように、本発明によれば、シリアル受信機と、シリアル受信機から入力された信号をもとに、メインクロックと、メインクロックとは位相が異なる差動クロックと、を作成するPLL回路と、を有することで、シリアル受信機の後段の各構成要素に最適なクロックや映像データ信号を供給することが可能となる。

また、PLL回路を用いることで、クロックが周囲温度の変化に左右されることがなくなる。

[0033]

また、本発明によれば、PLL回路を、シリアル受信機内に設けられたPLL 回路とは独立したものとすることで、このPLL回路の設定を変更するだけで、 メインクロックと差動クロックの位相差を変更することが可能となる。

[0034]

また、本発明によれば、PLL回路を、シリアル受信機の外部に設けることで、シリアル受信機の状態に左右されずにメインクロックや差動クロックを作成することが可能となる。また、保守・点検・設定変更を、このPLL回路だけ行えばよくなる。

[0035]

本発明によれば、メインクロックを作成することが可能となるため、メインクロックしか受けることができない映像処理回路などの構成要素をシリアル受信機の後段に設けることが可能となる。

[0036]

また、PLL回路を用いて差動クロックを作成するため、インバータ等で作成する場合に生じるジッタは生じない。そのため、映像とのタイミングを最適なものとすることが可能となる。

[0037]

このように、PLL回路の調整を行うことで、従来生じていた〇ddクロック と映像データ信号のタイミングのずれをなくすことが可能となる。

【図面の簡単な説明】

【図1】

本発明による映像機器の内部構成を説明するためのブロック図である。

【図2】


本発明によるT.M.D.S規格の映像機器の内部構成を説明するためのブロック図である。

【図3】


Odd ウロックと映像データ信号等のタイミング・ダイアグラム図である。 【図4】

【符号の説明】


- 10、20 映像機器
- 11 シリアル送信機
- 21 シリアル受信機
- 22 PLL回路
- 30、40 T. M. D. S規格の映像機器
- 31 T. M. D. S規格シリアル送信機
- 41 T. M. D. S規格シリアル受信機
- 42 PLL回路
- 43 映像処理回路(AISC)
- 44 映像デバイス駆動回路
- 45 映像デバイス
- a 位相差




【図1】




【図2】









【書類名】 要約書

【要約】

【課題】 シリアル受信機の後段の構成要素(回路等)に対し、Oddクロックと映像データ信号とのタイミングを任意に(最適に)設定することができる映像機器を提供する。また、温度変化によるドリフトなどが生じないクロックをシリアル受信機の後段の構成要素に供給可能な映像機器を提供する。

【解決手段】 シリアル受信機と、シリアル受信機から入力された信号をもとに、メインクロックと、メインクロックと位相が異なる差動クロックと、を作成する PLL (Phase locked loop) 回路と、を有する。

【選択図】 図1

出願人履歴情報

識別番号

(300016765)

1. 変更年月日 2000年 2月22日

[変更理由] 新規登録

住 所 東京都港区芝五丁目33番1号

氏 名 エヌイーシービューテクノロジー株式会社

2. 変更年月日 2001年 4月 2日

[変更理由] 住所変更

住 所 東京都港区芝五丁目37番8号

氏 名 エヌイーシービューテクノロジー株式会社